米国 NIST CSWP 46 半導体サプライチェーンにおける共謀脅威の分析 (2025.06.30)

こんにちは、丸山満彦です。

NISTが、半導体サプライチェーンにおける共謀脅威の分析についてのホワイトペーパーを公表していますね...

「共謀」という現実的なポイントを押さえた白書で興味深いです...

経済産業省も「半導体デバイス工場におけるOTセキュリティガイドライン（案）」を公表し、意見募集しているところですね...

● NIST - ITL

・2025.06.30 NIST CSWP 46 Analyzing Collusion Threats in the Semiconductor Supply Chain

NIST CSWP 46 Analyzing Collusion Threats in the Semiconductor Supply Chain	NIST CSWP 46 半導体サプライチェーンにおける共謀脅威の分析
Abstruct	概要
This work proposes a framework for analyzing threats related to the semiconductor supply chain. The framework introduces a metric that quantifies the severity of different threats subjected to a collusion of adversaries from different stages of the supply chain. Two different case studies are provided to describe the real-life application of the framework. The metrics and analysis aim to guide security efforts and optimize the trade-offs of hardware security and costs.	この研究では、半導体サプライチェーンに関連する脅威を分析するための枠組みを提案している。この枠組みでは、サプライチェーンのさまざまな段階における敵対者による共謀によるさまざまな脅威の深刻度を定量化する指標を導入している。この枠組みの実際の適用例として、2 つのケーススタディを紹介している。この指標と分析は、セキュリティ対策の指針となり、ハードウェアのセキュリティとコストのトレードオフを最適化することを目的としている。

・[PDF] NIST.CSWP.46

・[DOCX][PDF] 仮訳

目次...

1. Introduction	1. 序論
2. Stages of Semiconductor Supply Chain Stages	2. 半導体サプライチェーンの段階
3. Framework for Supply Chain Threat Analysis	3. サプライチェーン脅威分析の枠組み
3.1. Identify the Intent of the Adversary	3.1. 敵の意図を識別する
3.2. Identify Hardware Threats	3.2. ハードウェアの脅威を識別する
3.3. Analyze Stages of Hardware Development Life Cycle for Exploitability of the Threat	3.3. 脅威の悪用可能性について、ハードウェア開発ライフサイクルの段階を分析する
3.4. Analyze the Effect of Collusion Among Adversaries in Different Stages	3.4. 異なる段階における敵対者間の共謀の効果を分析する
3.5. Identify Security-Critical Stages for the Respective Threat	3.5. 各脅威のセキュリティ上重要な段階を識別する
4. Case Study	4. ケーススタディ
4.1. Hardware Infiltration	4.1. ハードウェア侵入
4.2. IP Theft	4.2. 知的財産盗難
5. Conclusions and Future Work	5. 結論と今後の課題
References	参考文献

序論...

1. Introduction	1. 序論
There are numerous security challenges in the semiconductor supply chain. As most chip design companies have become fabless, they rely on offshore foundries for fabrication. This is especially true for the most advanced technology nodes, and the semiconductor supply shock in 2021 has manifested these supply chain security issues. In addition to availability uncertainty, there are many more nuanced security risks in the current semiconductor supply chain, such as IP theft, counterfeiting, Trojan insertion, and reverse engineering.	半導体のサプライチェーンには数多くのセキュリティ上の課題がある。ほとんどのチップ設計会社はファブレスとなり、製造はオフショア・ファウンドリーに依存している。これは特に最先端技術ノードに当てはまることであり、2021年の半導体供給ショックは、こうしたサプライチェーンのセキュリティ問題を顕在化させた。可用性の不確実性に加え、現在の半導体サプライチェーンには、IPの盗難、偽造、トロイの木馬の挿入、リバースエンジニアリングなど、より微妙なセキュリティリスクが数多く存在する。
In order to counteract these security risks, many types of solutions have been proposed, ranging from design to test phases of the supply chain. Numerous government-funded research programs have been established to develop countermeasures, such as the Defense Advanced Research Projects Agency (DARPA) Automated Implementation of Secure Silicon (AISS) program [1], the DARPA Structured Array Hardware for Automatically Realized Applications (SAHARA) program [2], the Naval Surface Warfare Center (NSWC) Crane State-of-the-Art Heterogeneous Integration Prototype (SHIP) program [3], the Air Force Research Laboratory (AFRL) Locked Electronics for Assured Design (LEAD) program [4], and the AFRL Aether Spy program [5], just to name a few, as addressing these security issues is crucial to national security. Dealing with such serious challenges necessitates directing security countermeasure initiatives in stages where the severity of the threat can be best diminished.	これらのセキュリティリスクに対抗するため、サプライチェーンの設計段階からテスト段階に至るまで、さまざまなソリューションが提案されている。対策の開発のために、国防高等研究計画局（DARPA）の「セキュアシリコンの自動実装（AISS）プログラム」[1]、DARPA の「自動実現アプリケーション用構造化アレイハードウェア（SAHARA）プログラム」[2]、海軍水上戦センター （NSWC）クレーン最先端異種統合プロトタイプ（SHIP）プログラム[3]、空軍研究実験所（AFRL）の「保証された設計のためのロックドエレクトロニクス（LEAD）」プログラム[4]、およびAFRLの「エーテルスパイ」プログラム[5]など、これらセキュリティ問題に対処することは国家安全保障上極めて重要であるため、数多くの政府資金による研究プログラムが設立されている。このような深刻な課題に対処するためには、脅威の深刻度を最も効果的に軽減できる段階で、セキュリティ対策の取り組みを段階的に進めることが不可欠である。
Supply chain threat analysis is an essential component of security research. The goals of such analysis are to 1) identify the different threats and related vulnerabilities associated with integrated circuits, 2) analyze how severe the threats become at different stages of the supply chain, and 3) quantify the severity of threats due to collusion among adversaries. The first thing to acknowledge before beginning any such analysis is that, while there are many threats and related vulnerabilities, not all of them can be exploited at every stage in the semiconductor supply chain. Threats vary in severity depending on the stage of supply chain.	サプライチェーンの脅威分析は、セキュリティ研究に不可欠な要素である。このような分析の目的は、1）集積回路に関連するさまざまな脅威と関連する脆弱性を識別すること、2）サプライチェーンのさまざまな段階で脅威がどの程度深刻化するかを分析すること、3）敵対者間の共謀による脅威の深刻度を定量化することである。このような分析を始める前にまず認識しておくべきことは、多くの脅威と関連する脆弱性が存在する一方で、半導体のサプライチェーンのすべての段階でそのすべてが悪用されるわけではないということである。脅威の深刻度はサプライチェーンの段階によって異なる。
For example, the risk of side-channel analysis is more common in chip use scenarios, whereas the risk of a hardware Trojan is more common in the early stages of design and manufacturing, as shown in Fig. 1.	例えば、サイドチャンネル解析のリスクはチップの使用シナリオにおいてより一般的であるのに対し、ハードウェアのトロイの木馬のリスクは、図1に示すように、設計と製造の初期段階においてより一般的である。
Fig. 1. Security challenges in the semiconductor supply chain	図1. 半導体サプライチェーンにおけるセキュリティの課題
This implies that threat analysis must consider both the type of threat and the various phases of the supply chain in which the threat is most effective. Moreover, one or more adversaries from different stages of supply chain can collaborate to compromise a hardware, which increases the severity of threats. Such insider threats are called collusion threats [6].	このことは、脅威分析が、脅威の種類と、脅威が最も効果的に作用するサプライチェーンの様々な段階の両方を考慮しなければならないことを意味している。さらに、サプライチェーンの異なる段階から1人以上の敵対者が協力してハードウェアを侵害することもあり、脅威の深刻度が増す。このような内部脅威は共謀の脅威と呼ばれる[6]。
This document focuses on potential collusion risks in the hardware supply chain and is organized as follows:	本文書は、ハードウェアのサプライチェーンにおける潜在的な共謀リスクに焦点を当て、以下のように構成する：
• Section 2 outlines the different phases of a semiconductor supply chain.	• セクション 2 では、半導体サプライチェーンの様々なフェーズについて概説する。
• Section 3 describes a framework for analyzing supply chain threats.	• セクション 3 では、サプライチェーンの脅威を分析する枠組みを説明する。
• Section 4 presents two real-life examples of hardware security threats to provide a comprehensive explanation of the proposed framework.	• セクション4では、提案する枠組みを包括的に説明するために、ハードウェアのセキュリティ脅威の2つの実例を示す。
• Section 5 concludes the discussion and provides directions for future work.	• セクション5では、議論を締めくくり、今後の研究の方向性を示す。

半導体サプライチェーンの段階

1. Concept	1. コンセプト
2. Design	2. 設計
3. Integration	3. 統合
4. Manufacturing	4. 製造
5. Testing	5. テスト
6. Provisioning	6. プロビジョニング
7. Deployment and Use:	7. 展開と使用
8. End of Life	8. 使用終了

 サプライチェーン脅威分析の枠組み

1. Identify the Intent of the Adversary	1. 敵の意図を識別する
2. Identify Hardware Threats	2. ハードウェアの脅威を識別する
3. Analyze Stages of Hardware Development Life Cycle for Exploitability of the Threat	3. 脅威の悪用可能性について、ハードウェア開発ライフサイクルの段階を分析する
4. Analyze the Effect of Collusion Among Adversaries in Different Stages	4. 異なる段階における敵対者間の共謀の効果を分析する
5. Identify Security-Critical Stages for the Respective Threat	5. 各脅威のセキュリティ上重要な段階を識別する

---

● まるちゃんの情報セキュリティ気まぐれ日記

・2025.07.05 米国 NIST CSWP 46 半導体サプライチェーンにおける共謀脅威の分析 (2025.06.30)

・2025.07.05 経済産業省 「半導体デバイス工場におけるOTセキュリティガイドライン（案）」(2025.06.27)

・2025.03.11 米国 NIST IR 8546（初期公開ドラフト）サイバーセキュリティフレームワーク2.0 半導体製造プロファイル (2025.02.27)

・2022.02.24 半導体製造業界：SEMI E187 - ファブ装置のサイバーセキュリティに関する仕様 ・ SEMI E188 - マルウェアフリー機器統合のための仕様